Bitte benutzen Sie diese Referenz, um auf diese Ressource zu verweisen:
Volltext verfügbar? / Dokumentlieferung
doi:10.22028/D291-47744 | Titel: | Design and analysis of SIC: a provably timing-predictable pipelined processor core |
| VerfasserIn: | Hahn, Sebastian Reineke, Jan |
| Sprache: | Englisch |
| Titel: | Real-Time Systems |
| Bandnummer: | 56 |
| Heft: | 2 |
| Seiten: | 207-245 |
| Verlag/Plattform: | Springer Natur |
| Erscheinungsjahr: | 2019 |
| Freie Schlagwörter: | Timing analysis Timing predictability Timing anomalies Timing compositionality Hardware design |
| DDC-Sachgruppe: | 004 Informatik |
| Dokumenttyp: | Journalartikel / Zeitschriftenartikel |
| DOI der Erstveröffentlichung: | 10.1007/s11241-019-09341-z |
| URL der Erstveröffentlichung: | https://doi.org/10.1007/s11241-019-09341-z |
| Link zu diesem Datensatz: | urn:nbn:de:bsz:291--ds-477444 hdl:20.500.11880/41754 http://dx.doi.org/10.22028/D291-47744 |
| ISSN: | 1573-1383 0922-6443 |
| Datum des Eintrags: | 6-Mai-2026 |
| Fakultät: | MI - Fakultät für Mathematik und Informatik |
| Fachrichtung: | MI - Informatik |
| Professur: | MI - Prof. Dr. Jan Reineke |
| Sammlung: | SciDok - Der Wissenschaftsserver der Universität des Saarlandes |
Dateien zu diesem Datensatz:
Es gibt keine Dateien zu dieser Ressource.
Alle Ressourcen in diesem Repository sind urheberrechtlich geschützt.