Please use this identifier to cite or link to this item:
doi:10.22028/D291-26094 | Title: | Parallelmultiplizierer : schnelle, platzeffiziente Algorithmen - VLSI-gerechte Realisierungen |
| Author(s): | Becker, Bernd |
| Language: | German |
| Year of Publication: | 1982 |
| OPUS Source: | Saarbrücken, 1982 |
| DDC notations: | 004 Computer science, internet |
| Publikation type: | Report |
| Abstract: | Die Entwicklung eines 32-bit Multiplizierchips (für Integer-Zahlen dargestellt im 2-Komplement) ist Ausgangs- und Zielpunkt der hier angestellten Überlegungen. Zuerst gehen wir kurz auf den theoretischen Hintergrund ein und geben dann 4 Algorithmen an, in denen die wichtigsten Methoden zum Parallelmultiplizieren exemplarisch vorgestellt werden. Im einzelnen sind dies: 1) Matrix-Multiplizierer 2) Iteratives Array 3) Modifizierter Booth-Algorithmus mit Wallace-Tree 4) Redundante Zahlendarstellung und binärer Baum Wir versuchen bei allen Algorithmen, theoretische Güte und praktische Qualität gegenüberzustellen und daraus am Ende ein Fazit für die konkrete Aufgabe (32-bit Multiplizierer) zu ziehen |
| Link to this record: | urn:nbn:de:bsz:291-scidok-40645 hdl:20.500.11880/26150 http://dx.doi.org/10.22028/D291-26094 |
| Series name: | Bericht / A / Fachbereich Angewandte Mathematik und Informatik, Universität des Saarlandes |
| Series volume: | 1982/12 |
| Date of registration: | 2-Aug-2011 |
| Faculty: | MI - Fakultät für Mathematik und Informatik |
| Department: | MI - Informatik |
| Collections: | SciDok - Der Wissenschaftsserver der Universität des Saarlandes |
Files for this record:
| File | Description | Size | Format | |
|---|---|---|---|---|
| fb14_1982_12ocr.pdf | 4,01 MB | Adobe PDF | View/Open |
Items in SciDok are protected by copyright, with all rights reserved, unless otherwise indicated.