Please use this identifier to cite or link to this item:
doi:10.22028/D291-25828
Title: | Ein Testmustergenerator unter 16-wertiger Logik mit variabler Fehlermodellierung |
Author(s): | Nikolaus, U. Sparmann, Uwe |
Language: | German |
Year of Publication: | 1995 |
SWD key words: | Technische Informatik Chip |
DDC notations: | 004 Computer science, internet |
Publikation type: | Report |
Abstract: | Die Mikroelektronik hält zunehmend Einzug in Bereiche unseres täglichen Lebens. Die Abhängigkeit des Menschen von der Technik wächst ständig, und damit kommt der Frage nach deren Zuverlässigkeit eine steigende Bedeutung zu. Diese Frage nach der Zuverlässigkeit stellt sich insbesondere bei der Fertigung hochintegrierter Schaltkreise. Leider ist die Chipfertigung, sich immer an der Grenze des technisch machbaren bewegend, sehr fehleranfällig. Defektraten von über 40% sind im VLSI Bereich keine Seltenheit. Man benötigt darum unbedingt leistungsfähige Verfahren, die gefertigte Chips auf ihre Korrektheit überprüfen, sie also testen. Welche Bedeutung der Fertigungstest in der Chipfertigung einnimmt, zeigt eine Schätzung von Milne [Mil85], nach der heute mehr als 25% der Produktkosten im VLSI Bereich auf den Testvorgang entfallen. |
Link to this record: | urn:nbn:de:bsz:291-scidok-3898 hdl:20.500.11880/25884 http://dx.doi.org/10.22028/D291-25828 |
Date of registration: | 23-Jun-2005 |
Faculty: | MI - Fakultät für Mathematik und Informatik |
Department: | MI - Informatik |
Collections: | SciDok - Der Wissenschaftsserver der Universität des Saarlandes |
Files for this record:
File | Description | Size | Format | |
---|---|---|---|---|
sfb124-95-12.pdf | 735,07 kB | Adobe PDF | View/Open |
Items in SciDok are protected by copyright, with all rights reserved, unless otherwise indicated.