Bitte benutzen Sie diese Referenz, um auf diese Ressource zu verweisen: doi:10.22028/D291-25828
Titel: Ein Testmustergenerator unter 16-wertiger Logik mit variabler Fehlermodellierung
Verfasser: Nikolaus, U.
Sparmann, Uwe
Sprache: Deutsch
Erscheinungsjahr: 1995
SWD-Schlagwörter: Technische Informatik
Chip
DDC-Sachgruppe: 004 Informatik
Dokumentart : Report (Bericht)
Kurzfassung: Die Mikroelektronik hält zunehmend Einzug in Bereiche unseres täglichen Lebens. Die Abhängigkeit des Menschen von der Technik wächst ständig, und damit kommt der Frage nach deren Zuverlässigkeit eine steigende Bedeutung zu. Diese Frage nach der Zuverlässigkeit stellt sich insbesondere bei der Fertigung hochintegrierter Schaltkreise. Leider ist die Chipfertigung, sich immer an der Grenze des technisch machbaren bewegend, sehr fehleranfällig. Defektraten von über 40% sind im VLSI Bereich keine Seltenheit. Man benötigt darum unbedingt leistungsfähige Verfahren, die gefertigte Chips auf ihre Korrektheit überprüfen, sie also testen. Welche Bedeutung der Fertigungstest in der Chipfertigung einnimmt, zeigt eine Schätzung von Milne [Mil85], nach der heute mehr als 25% der Produktkosten im VLSI Bereich auf den Testvorgang entfallen.
Link zu diesem Datensatz: urn:nbn:de:bsz:291-scidok-3898
hdl:20.500.11880/25884
http://dx.doi.org/10.22028/D291-25828
SciDok-Publikation: 23-Jun-2005
Fakultät: Fakultät 6 - Naturwissenschaftlich-Technische Fakultät I
Fachrichtung: MI - Informatik
Fakultät / Institution:MI - Fakultät für Mathematik und Informatik

Dateien zu dieser Ressource:
Datei Beschreibung GrößeFormat 
sfb124-95-12.pdf735,07 kBAdobe PDFÖffnen/Anzeigen


Alle Ressourcen in diesem Repository sind urheberrechtlich geschützt.