Mehrstufige Logiksynthese unter Ausnutzung funktionaler Eigenschaften

Abstract

In dieser Arbeit werden Logiksyntheseverfahren entwickelt, die auf der rekursiven Zerlegung Boolescher Funktionen beruhen.Wesentliche Merkmale der Algorithmen sind die Identifizierung mehrfachverwendbarer Teillogik, die Ausnutzung von Struktureigenschaften wie Symmetrien und die Ausnutzung von don't cares partieller Funktionen. Der Erfolg der gewählten Vorgehensweise wird anhand experimenteller Resultate demonstriert. Auch bei Problemstellungen, die schon intensiv unter Einsatz menschlicher Intelligenz bearbeitet wurden, konnten mit Hilfe des hier vorgestellten automatischen Logiksyntheseverfahrens konkurrenzfähige Entwürfe erzielt werden. Anhand von Beispielen erkennt man sogar, daß es denkbar ist, Realisierungen, die durch das automatische Logiksynthesewerkzeug erzeugt wurden, als Anregeung für parametrisierte Entwürfe (d.h. Entwürfe mit variabler Bitbreite) zu nutzen.

In this thesis we develop methods for logic synthesis by recursive functional decomposition. Essential features of the algorithms are the identification of reusable subcircuits to achieve as much logic sharing as possible, the exploitation of structural properties of boolean functions like symmetries, and the exploitation of don't care sets of incompletely specified boolean functions. The success of the chosen approach is shown by experimental results. Even for problems, which were already studied intesively using human intelligence, we could acierve competitive designs by means of our automatic logic synthesis procedure. By an analysis of the realizations produced by our synthesis tool it is even possible to get an idea how to derive regular parametric designs (i.e. designs with variable numbers of inputs).