Please use this identifier to cite or link to this item: doi:10.22028/D291-26417
Title: Timing model derivation : static analysis of hardware description languages
Authors: Schlickling, Marc
Language: English
Issue Date: 2012
OPUS Scource: Zugl. im Buchhandel: Berlin : epubli GmbH, 2013. - 978-3-8442-4513-4
SWD key words: VHDL
Worst-Case-Laufzeit
Sicherheitskritisches System
Eingebettetes System
Abstrakte Interpretation
Statische Analyse
Free key words: VHDL
worst-case execution time
safety-critical system
embedded system
abstract interpretation
static analysis
DDC groups: 004 Computer science, internet
Publikation type: Doctoral Thesis
Abstract: Safety-critical hard real-time systems are subject to strict timing constraints. In order to derive guarantees on the timing behavior, the worst-case execution time (WCET) of each task comprising the system has to be known. The aiT tool has been developed for computing safe upper bounds on the WCET of a task. Its computation is mainly based on abstract interpretation of timing models of the processor and its periphery. These models are currently hand-crafted by human experts, which is a time-consuming and error-prone process. Modern processors are automatically synthesized from formal hardware specifications. Besides the processor’s functional behavior, also timing aspects are included in these descriptions. A methodology to derive sound timing models using hardware specifications is described within this thesis. To ease the process of timing model derivation, the methodology is embedded into a sound framework. A key part of this framework are static analyses on hardware specifications. This thesis presents an analysis framework that is build on the theory of abstract interpretation allowing use of classical program analyses on hardware description languages. Its suitability to automate parts of the derivation methodology is shown by different analyses. Practical experiments demonstrate the applicability of the approach to derive timing models. Also the soundness of the analyses and the analyses’ results is proved.
Sicherheitskritische Echtzeitsysteme unterliegen strikten Zeitanforderungen. Um ihr Zeitverhalten zu garantieren müssen die Ausführungszeiten der einzelnen Programme, die das System bilden, bekannt sein. Um sichere obere Schranken für die Ausführungszeit von Programmen zu berechnen wurde aiT entwickelt. Die Berechnung basiert auf abstrakter Interpretation von Zeitmodellen des Prozessors und seiner Peripherie. Diese Modelle werden händisch in einem zeitaufwendigen und fehleranfälligen Prozess von Experten entwickelt. Moderne Prozessoren werden automatisch aus formalen Spezifikationen erzeugt. Neben dem funktionalen Verhalten beschreiben diese auch das Zeitverhalten des Prozessors. In dieser Arbeit wird eine Methodik zur sicheren Ableitung von Zeitmodellen aus der Hardwarespezifikation beschrieben. Um den Ableitungsprozess zu vereinfachen ist diese Methodik in eine automatisierte Umgebung eingebettet. Ein Hauptbestandteil dieses Systems sind statische Analysen auf Hardwarebeschreibungen. Diese Arbeit stellt eine Analyse-Umgebung vor, die auf der Theorie der abstrakten Interpretation aufbaut und den Einsatz von klassischen Programmanalysen auf Hardwarebeschreibungssprachen erlaubt. Die Eignung des Systems, Teile der Ableitungsmethodik zu automatisieren, wird anhand einiger Analysen gezeigt. Experimentelle Ergebnisse zeigen die Anwendbarkeit der Methodik zur Ableitung von Zeitmodellen. Die Korrektheit der Analysen und der Analyse-Ergebnisse wird ebenfalls bewiesen.
URI: urn:nbn:de:bsz:291-scidok-50746
hdl:20.500.11880/26473
http://dx.doi.org/10.22028/D291-26417
Advisor: Wilhelm, Reinhard
Date of oral examination: 17-Dec-2012
Date issued: 18-Feb-2013
Faculty: MI - Fakultät für Mathematik und Informatik
Institute: MI - Informatik
Appears in Collections:SciDok - Elektronische Dokumente der UdS

Files in This Item:
File Description SizeFormat 
diss.pdf3,44 MBAdobe PDFView/Open


Items in SciDok are protected by copyright, with all rights reserved, unless otherwise indicated.